100 miliard tranzistorů na ploše nehtu. IBM vyrobilo čip, který měl být podle fyziků nemožný

Neuvěřitelných 100 miliard tranzistorů na čipu o velikosti lidského nehtu. IBM ve čtvrtek 25. června 2026 představilo první technologii na světě s uzlem pod jeden nanometr.

Zdroj fotografie: Pexels

Přesněji řečeno 0,7 nanometru, tedy sedm angstromů, sedm desetimiliardtin metru. Obor polovodičů přitom roky narážel na to, čemu inženýři říkají „cihlová zeď“: tradiční způsob miniaturizace, kdy se tranzistory přibližují k sobě v ploše, dosáhl fyzikálních limitů. Při dalším zmenšování začaly vznikat úniky proudu, materiály přestávaly spolehlivě fungovat a výrobní tolerance se hroutily. Řada fyziků a inženýrů proto mluvila o nepřekročitelné bariéře klasického škálování. IBM tvrdí, že ji nezbořilo, ale obešlo. Místo dalšího tísnění součástek vedle sebe v jedné rovině přesunulo škálování do třetí dimenze. Jde o architekturu zvanou nanostack, první známý 3D design založený na nanosheet tranzistorech. A těch téměř 100 miliard tranzistorů je skoro dvojnásobek oproti 50 miliardám, které IBM umístilo na stejnou plochu svého 2nm čipu z roku 2021.

Co je nanostack a proč se skládá nahoru, ne do strany

Dosavadní čipy, i ty nejpokročilejší, skládají tranzistory typu n a p vedle sebe v jedné vrstvě. Nanostack je staví na sebe. Představte si dvoupodlažní dům místo rozlehlého přízemního bungalovu: na stejném pozemku získáte dvojnásobek podlahové plochy.

Prakticky to znamená několik věcí najednou:

• Vertikální skládání tranzistorů – komplementární páry n- a p-tranzistorů sedí nad sebou, ne vedle sebe, takže se na stejné ploše vejde víc logiky.
• Oddělená materiálová optimalizace – každá vrstva může mít jiné vlastnosti přizpůsobené svému typu tranzistoru, což u 2D rozvržení nešlo bez kompromisů.
• Spojování desek (wafer-to-wafer bonding) – dvě křemíkové desky se spojí ultratenkou dielektrickou vrstvou, čímž vznikne jeden funkční celek.
• Oddělení napájení a signálu – méně rušení, čistší elektrické chování.
• 40% škálování SRAM – menší a rychlejší paměť přímo na čipu, což je klíčové pro AI akcelerátory, kde právě lokální paměť bývá úzkým hrdlem.

IBM u nového uzlu uvádí až o 50 % vyšší výkon nebo až o 70 % lepší energetickou účinnost ve srovnání se svým 2nm procesem. V přepočtu na AI: akcelerátor postavený na 7angströmové technologii by podle IBM Research blogu mohl dosáhnout zhruba 9 000 TOPS oproti dnešním přibližně 1 500 TOPS a trénink velkého jazykového modelu zkrátit z řádově tří měsíců na několik týdnů.

Pozor: 0,7 nm neznamená to, co si myslíte

Důležitá poznámka, kterou IBM zdůrazňuje. Označení „0,7nm uzel“ neznamená, že každá součástka na čipu měří 0,7 nanometru. Číslo v názvu uzlu už dávno neodpovídá žádnému konkrétnímu fyzickému rozměru, je to spíš generační značka, podobně jako označení modelových řad u aut. Reálné rozměry jednotlivých struktur se liší vrstvu od vrstvy.

Co je ale nesporné: IBM se posunulo do takzvané „angstromové éry“ a jako první na světě předvedlo funkční CMOS invertor na sub-1nm technologii. Jde o laboratorně ověřený demonstrátor, ne o hotový procesor, který si koupíte v serveru. Samo IBM říká, že cestu do výroby vidí „nejdříve v horizontu pěti let“, tedy kolem roku 2031.

Kde je konkurence: TSMC, Intel, Huawei

IBM není jediné, kdo se snaží překonat limity 2D škálování. Srovnání ale není jednoduché, protože každý hráč řeší problém jinak a je v jiné fázi.

TSMC zůstává králem sériové výroby. Podle oficiálních materiálů k procesu A14 plánuje 1,4nm výrobu na rok 2028 s příslibem +15 % výkonu a −30 % spotřeby oproti N2. Nominálně je „0,7 nm“ polovina „1,4 nm“, ale různé firmy se nedají porovnávat jako čísla na pravítku. TSMC je napřed v komercializaci, IBM v laboratorním průlomu.

Intel na konferenci IEDM 2023 ukázal vlastní výzkumný směr CFET, který rovněž vertikálně skládá komplementární tranzistory, s roztečí hradel 60 nm. IBM o dva a půl roku později přichází s funkčním testovacím čipem a výsledky SRAM.

Huawei zvolil odlišnou cestu nazvanou LogicFolding. Nejde o 3D skládání tranzistorů na úrovni křemíku, ale o optimalizaci na úrovni návrhu obvodů, zkracování kritických cest a zvyšování hustoty v layoutu. Huawei mluví o prvních čipech Kirin s LogicFolding už na podzim 2026 a o hustotě ekvivalentní 1,4nm uzlu do roku 2031. Srovnávat to s nanostackem je jako srovnávat nový stavební materiál s chytřejším architektonickým plánem: obojí zvyšuje kapacitu budovy, ale úplně jiným způsobem.

Proč IBM čipy samo nevyrábí, a kdo by mohl

IBM opustilo komerční výrobu čipů už v roce 2014, kdy svůj mikroelektronický byznys převedlo na GlobalFoundries. Od té doby funguje jako výzkumná laboratoř, která technologie vyvíjí a licencuje. Nejbližší kandidát na výrobu nanostacku je japonský Rapidus; partnerství běží od prosince 2022, japonští inženýři se školí v IBM Albany a Rapidus staví pilotní linku na Hokkaidó s cílem masové 2nm výroby v roce 2027.

U nanostacku ale zatím IBM konkrétního výrobce nejmenuje. A překážek před sériovou výrobou je pořád hodně: přesné zarovnání waferů, uniformita bondingu, odvod tepla v těsné 3D struktuře, nové EDA nástroje pro trojrozměrný návrh, High-NA EUV litografie pro spolehlivé vzorování a především výtěžnost, tedy kolik čipů z jedné desky bude skutečně funkčních. Už v březnu 2026 IBM a Lam Research oznámily společný program zaměřený právě na „životaschopné cesty k výrobě“ sub-1nm logiky.

Co to znamená pro běžného člověka

Krátkodobě nic. Prvních pět let bude nanostack záležitostí laboratoří a pilotních linek. Pokud se výroba rozběhne kolem roku 2031, první nasazení dává smysl v AI akcelerátorech a cloudové infrastruktuře, tam, kde násobný výkon na čip ušetří měsíce výpočetního času a megawatthodiny energie. Do telefonů a notebooků se technologie reálně dostane spíš v první polovině třicátých let.

IBM neporušilo fyziku. Našlo způsob, jak ji obejít, a otevřelo cestu, o které samo říká, že by měla vystačit minimálně na dekádu dalšího škálování. Jestli z laboratorního demonstrátoru vznikne revoluce v křemíku, rozhodne až továrna, ne laboratoř.